METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE

Patent number:

JP11067760

Publication date:

1999-03-09

Inventor:

SUZUKI ATSUSHI

Applicant:

SONY CORP

Classification:

- international:

H01L21/318; H01L21/316; H01L29/78

- european:

Application number:


JP19970215129 19970808

Priority number(s):

Abstract of JP11067760

PROBLEM TO BE SOLVED: To form a gate insulating film which can prevent the diffusion of p-type impurities, such as boron into a substrate from a p-type gate electrode of a PMOS transistor.

SOLUTION: A silicon oxide nitride film 23 is formed by oxidizing and nitrifying or nitrifying a silicon oxide film 22. The silicon oxide film 22 is oxidized and nitrified in the atmosphere of dinitride monoxide (N2 O), nitride monoxide (NO), or nitride dioxide (NO2), and is nitrified in an atmosphere of ammonia nitride (NH3). Next, the silicon oxide nitride film 23 is oxidized. This treatment increases the film thickness of the silicon oxide nitride film 23 to 8 nm, for example, and moves a layer 23a which is at the interface of the silicon oxide nitride film 23 and a silicon substrate 21 and contains a high concentration of nitrogen relative to the center of the silicon oxide nitride film 23 for reducing concentration of nitrogen near the interface of the silicon oxide nitride film 23. Then, the upper layer of the silicon oxide nitride film is etched to form the silicon oxide nitride film (gate insulating film) having a layer which contains a high concentration of nitrogen on the uppermost surface.



Also published as:

JP11067760 (A)

Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平11-67760

(43)公開日 平成11年(1999)3月9日


(51) Int.Cl. ⁶		識別記号	FΙ					
H01L	21/318		H01L 2	1/318	•	С		
	•				В			
	21/316		2	1/316	1	P		
	29/78		2:	9/78	301G			
			審查請求	未請求	請求項の数 6	OL	(全 7 頁)	
(21)出願番	 }	特願平9-215129	(71) 出願人					
					朱式会社		tor E	
(22)出顧日		平成9年(1997)8月8日	(max) (max) (max) (de		品川区北品川6~	1877	53075	
			(72)発明者			T E 7 4	POEB 11-	
				果 京都 的	品川区北品川 6 ° 524内] 🗀 (1	8007 J.	
			(74) 伊雅人		藤島 洋一郎			
			(14)1(42))/ex	West 11 No.			

(54) [発明の名称] 半導体装置の製造方法

(57)【要約】 (修正有)

【課題】 PMOSトランジスタのp型ゲート電極から 基板へのホウ素等のp型不純物の拡散を防止することが 可能なゲート絶縁膜を形成する。

【解決手段】 シリコン酸化膜22を酸窒化または窒化するととによりシリコン酸窒化膜23を形成する。シリコン酸化膜の酸窒化は一酸化二窒素(N、O)、一酸化窒素(NO、)ガスの雰囲気中で行い、また、窒化は窒化アンモニア(NH、)ガスからなる雰囲気中において行う。続いて、シリコン酸窒化膜23を酸化させる。これによりシリコン酸窒化膜の膜厚が例えば8nmに増加すると共に、シリコン酸窒化膜とシリコン基板21との界面にあった窒素高濃度層23aがシリコン酸窒化膜の中心部へと相対的に移動し、シリコン酸窒化膜中のシリコン基板との界面付近の窒素。濃度が低下する。そののち、シリコン酸窒化膜の上層のエッチングを行うことにより、最表面に窒素高濃度層を有するシリコン酸窒化膜(ゲート絶縁膜)を形成する。



【特許請求の範囲】

【請求項1】 シリコン基板の表面を酸化してシリコン 酸化膜を形成する工程と、

1

前記シリコン酸化膜を酸窒化または窒化することにより シリコン酸窒化膜を形成する工程と、

前記シリコン酸窒化膜を酸化することにより前記シリコ ン酸窒化膜を成長させる工程と、

前記成長させたシリコン酸窒化膜の上層部分を除去する ことにより前記シリコン酸窒化膜内の窒素濃度が高い層 を表面に露出させる工程とを含むことを特徴とする半導 10 いて行う方法がより一般的である。 体装置の製造方法。

【請求項2】 前記窒素濃度が高い層が露出したシリコ ン酸窒化膜をMOSトランジスタのゲート絶縁膜とし、 前記ゲート絶縁膜上にp型不純物を含む多結晶シリコン 層からなるp型ゲート電極を形成することを特徴とする 請求項1記載の半導体装置の製造方法。

【請求項3】 前記シリコン酸窒化膜を、少なくとも一 部が一酸化二窒素(N,O),一酸化窒素(NO),二 酸化窒素(NO、)またはアンモニア(NH、)ガスか らなる雰囲気中において形成することを特徴とする請求 20 項1記載の半導体装置の製造方法。

【請求項4】 シリコン基板の表面を酸窒化することに よりシリコン酸窒化膜を形成する工程と、

前記シリコン酸窒化膜を酸化することにより前記シリコ ン酸窒化膜を成長させる工程と、

前記成長させたシリコン酸窒化膜の上層部分を除去する ことにより前記シリコン酸窒化膜内の窒素濃度が高い層 を表面に露出させる工程とを含むことを特徴とする半導 体装置の製造方法。

【請求項5】 前記窒素濃度が高い層が露出したシリコ 30 ン酸窒化膜をMOSトランジスタのゲート絶縁膜とし、 前記ゲート絶縁膜上にp型不純物を含む多結晶シリコン 層からなるp型ゲート電極を形成することを特徴とする 請求項4記載の半導体装置の製造方法。

【請求項6】 前記シリコン酸窒化膜を、少なくとも一 部が一酸化二窒素(N、O),一酸化窒素(NO)また は二酸化窒素(NO,)ガスからなる雰囲気中において 形成することを特徴とする請求項4記載の半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、シリコン(Si) 絶縁膜の形成工程を含む半導体装置の製造方法に関す る.

[0002]

【従来の技術】近年、半導体装置の高性能化に伴い、半 導体素子動作の低電圧化および低消費電力化が要求され ている。そのため、特にpチャネルMOS (Metal Oxid e Semiconductor)トランジスタ(以下、PMOSトラン ジスタという)においては、p型不純物のドープされた 50 により作製する際に窒素をドープする方法(in-situ N-

ゲート電極 (以下、p型ゲート電極という)を有する表 面チャネル型とする必要がある。このPMOSトランジ スタのp型ゲート電極は多結晶シリコンに不純物として ホウ素(B)を注入することにより形成される。なかで も、製造工程数を減少させる等の目的のためにPMOS トランジスタのソース領域およびドレイン領域並びにゲ ート電極に同時に不純物の注入を行う場合には、ソース

・ドレイン領域の接合を浅く形成する必要性があること から、ホウ素の代わりにニフッ化ホウ素(BF、)を用

【0003】一方、止まることなく進んでいる半導体の 髙集積化は、半導体素子の各構成要素に対しても微細化 を要求しており、例えば、MOSトランジスタではゲー ト絶縁膜の薄膜化が求められている。ゲート絶縁膜の薄 膜化に関する開発は活発になされており、例えばゲート 長が0.18μmのMOSトランジスタでは、ゲート絶 **縁膜の膜厚は縮小則に従って4.5~5.0nmにまで** 薄膜化すると予想されている。すなわち、PMOSトラ ンジスタの場合には、p型ゲート電極と、厚さが薄くか つ初期絶縁耐圧(TZDB)、絶縁破壊耐性およびホッ トエレクトロン特性などに優れた信頼性の高いゲート絶 縁膜とを有する構造を実現できる技術が必要とされてい

[0004] しかしながら、このようなPMOSトラン ジスタを作製する際に上述のホウ素が注入されたp型ゲ ート電極を用いた場合、いわゆるホウ素原子の突き抜け という問題があった。ゲート電極中においてホウ素原子 はゲート電極を形成している多結晶シリコンの結晶粒界 に沿って拡散し、ゲート絶縁膜に達したのち、更にゲー ト絶縁膜中を拡散してシリコン基板に達する。とのシリ コン基板に達したホウ素原子は基板表面に浅いp型層を 形成する。そのため、PMOSトランジスタのしきい値 電圧が変動し、更にゲート絶縁膜の絶縁破壊特性が劣化 するという報告がなされている。また、このホウ素原子 の突き抜けはゲート絶縁膜の膜厚が薄いほど顕著になる との報告もなされている(E.Hasegawa, M.Kawata, K.An do, M.Makabe, M.Kitakata, A.Ishitani, L.Manchanda, M.L.Green, K.S.Krisch and L.C.Feldman, IDEM Tech. Digest (1995) 327).

【0005】とのような報告に対して、ホウ素原子の突 き抜けを抑制する方法についても様々な報告がなされて いる。それらはいずれも、窒素(N)原子によるホウ素 原子の拡散抑止効果を利用したものであり、(1)ゲー ト電極に窒素を導入する方法と、(2)ゲート絶縁膜に 窒素を導入する方法とに大別される。

【0006】ゲート電極に窒素を導入する方法は、更 に、(la)ゲート電極としての多結晶シリコン膜を形 成した後、窒素をイオン注入する方法や、(1b)多結 晶シリコン膜をCVD (Chemical Vapor Deposition)法

3

doped CVD 法)などが報告されている(Takashi KUROI, Maiko KOBAYASHI, Masayoshi SHIRAHATA, Toshiki OKUM URA, Shiqeru KUSUNOKI, Masahide INUISHI and Natsur o TSUBOUCHI, Jpn. J. Appl. Phys. 34 (1995)771; 中山 論、信学技法、SDM94-42 (1995) 55)。

【0007】図5は、シリコン基板101上にゲート絶縁膜102を介して設けられた、多結晶シリコンよりなり、かつホウ素がドーブされたゲート電極103中にイオン注入法により窒素を導入した状態を表している。一方、図6は、同じゲート電極103中にCVD法により窒素を導入した状態を表すもので、ゲート電極103側の、ゲート絶縁膜102との界面付近に窒素の濃度が高い層(以下、窒素高濃度層という)103aが形成される。これらの方法では、窒素原子が多結晶シリコンの結晶粒界に偏折することにより、結晶粒界に沿って生じるホウ素の拡散を遅らせていると考えられている。

[0008]また、ゲート絶縁膜に窒素を導入する方法 は、(2a)シリコン酸化膜(SiO.)からなるゲー ト絶縁膜を形成したのちゲート絶縁膜に窒化処理または 酸窒化処理を施す方法や、(2b)あらかじめ窒素がイ 20 オン注入されたシリコン基板を熱酸化することによりゲ ート絶縁膜としてのシリコン酸窒化膜を形成する方法な どが報告されている(Hisayo Sasaki Momose, Toyota M orimoto, Yoshio Ozawa, Kikuo Yamabe and Hiroshi Iw ai, IEEE Trans. Electron Devices, 41 (1994) 546.; E. Hasegawa, M. Kawata, K. Ando, M. Makabe, M. Kitakat a, A.Ishitani, L.Manchanda, M.L.Green, K.S.Krisch a nd L.C.Feldman, IDEM Tech. Digest (1995) 327.; C. T.Liu, Y.Ma, K.P.Cheung, C.P.Chang, L.Fritzinger, J.Becerro, H.Luftman, H.M.Vaidya, J.I.Colonell, A. 30 Kamgar, J.F.Minor, R.G.Murray, W.Y.C.Lai, C.S.Pai and S.J.Hillenius, Digest of the International Sym posium on VLSI Technology (1996) 18; A.Furukawa, Y.Abe, S.Shomizu T.Kuroi, Y.Tokuda and M.Inuishi, Digest of the International Symposium on VLSITechn ology (1996) 62)。 これらの方法では、図7に示した ように、シリコン基板201上のシリコン基板201と の界面付近に窒素髙濃度層202aを有するゲート絶縁 膜202(シリコン酸窒化膜)が形成され、このゲート 絶縁膜202上に多結晶シリコンよりなり、かつホウ素 40 がドープされたゲート電極203が形成される。これら の方法では、ゲート絶縁膜202 (シリコン酸窒化膜) 中の窒素高濃度層202aがホウ素の拡散を抑制してい ると考えられている。

[0009]

【発明が解決しようとする課題】上述のように、従来、ホウ素原子の突き抜けを抑制する方法として様々な報告がなされている。しかしながら、これらの方法には以下のような問題があった。

[00]0]まず、ゲート電極に窒素を導入する方法

((1a),(1b))では、ゲート絶縁膜が将来的に 予想されている膜厚、すなわち5.0 n m以下の薄膜で ある場合には、ホウ素原子の突き抜けの発生がより顕著 になるために、多結晶シリコンよりなるゲート電極に窒 素を大量に導入しなければホウ素原子の突き抜けを抑制 することは不可能である。しかしながら、過度に窒素を 導入した場合には、負のゲート電圧印加時にゲート電極 を形成している多結晶シリコンが空乏化してしまうとい う問題や、多結晶シリコンの抵抗率が増加するという問 題があった。

【0011】一方、ゲート絶縁膜に窒素を導入する方法 ((2a), (2b))では、次のような問題があっ た。まず、シリコン酸化膜に窒化処理または酸窒化処理 を施す方法(2a)では、ゲート絶縁膜とシリコン基板 との界面付近に窒素高濃度層が形成されるためにキャリ ア移動度の低下を招き、PMOSトランジスタの駆動能 力やトランスコンダクタンスが劣化するという問題があ った。また、窒素がイオン注入されたシリコン基板を熱 酸化することによりシリコン酸窒化膜を形成する方法 (2b)では、ゲート絶縁膜とシリコン基板との界面付 近に窒素高濃度層が生じるという報告(A. Furukawa, Y. Abe, S.Shomizu T.Kuroi, Y.Tokuda and M.Inuishi, Di gest of the International Symposium on VLSI Techno logy (1996)62) と、窒素高濃度層が生じないという報 告 (C.T.Liu, Y.Ma, K.P.Cheung, C.P.Chang, L.Fritzi nger, J.Becerro, H.Luftman, H.M.Vaidya, J.I.Colone 11, A.Kamgar, J.F.Minor, R.G.Murray, W.Y.C.Lai, C. S.Pai and S.J.Hillenius, Digest of the Internation al Symposium on VLSI Technology (1996) 18)とがな されているが、窒素高濃度層が生じる場合にはシリコン 酸化膜に窒化処理または酸窒化処理を施す方法と同様 に、PMOSトランジスタの駆動能力やトランスコンダ クタンスの劣化が生じることは容易に推測できる。 【0012】本発明はかかる問題点に鑑みてなされたも ので、その目的は、多結晶シリコンからなるゲート電極 の空乏化や抵抗率の増加を招くことなく、しかもPMO

ことにある。 【0013】

【課題を解決するための手段】本発明による半導体装置の製造方法は、シリコン基板の表面を酸化してシリコン酸化膜を形成する工程と、シリコン酸全化膜を酸窒化または窒化することによりシリコン酸窒化膜を酸化することによりシリコン酸窒化膜を成長させる工程と、成長させたシリコン酸窒化膜の上層部分を除去することによりシリコン酸窒化膜内の窒素濃度が高い層(窒素高濃度層)を表面に露出させ

Sトランジスタの駆動能力およびトランスコンダクタン

スを劣化させることがなく、ゲート電極から基板へのp

型不純物の拡散を防止することが可能なゲート絶縁膜を

形成することができる半導体装置の製造方法を提供する

4

る工程とを含むものである。この方法は、窒素濃度が高 い層が露出したシリコン酸窒化膜をゲート絶縁膜とし、 このゲート絶縁膜上にp型不純物を含む多結晶シリコン 層からなるp型ゲート電極を形成してなるMOSトラン ジスタの製造方法に用いて好適である。

【0014】本発明による他の半導体装置の製造方法 は、シリコン基板の表面を酸窒化することによりシリコ ン酸窒化膜を形成する工程と、シリコン酸窒化膜を酸化 することによりシリコン酸窒化膜を成長させる工程と、 成長させたシリコン酸窒化膜の上層部分を除去すること 10 によりシリコン酸窒化膜内の窒素高濃度層を表面に露出 させる工程とを含むものである。

【0015】本発明による半導体装置の製造方法では、 シリコン酸窒化膜を形成したとき、このシリコン酸窒化 膜中のシリコン基板との界面付近に窒素高濃度層が形成 される。その後、とのシリコン酸窒化膜が酸化される と、シリコン基板とシリコン酸窒化膜との界面において 酸化反応が生じ、窒素高濃度層が界面からシリコン酸窒 化膜の中心へと相対的に移動する。そののち、シリコン 酸窒化膜の上層部分が除去されることにより窒素高濃度 層がシリコン酸窒化膜の表面に露出する。従って、との シリコン酸窒化膜をゲート絶縁膜とし、このゲート絶縁 膜上に不純物としてホウ素等のp型不純物を含む多結晶 シリコン膜からなるゲート電極を有するPMOSトラン ジスタでは、ゲート絶縁膜中のゲート電極との界面付近 に窒素高濃度層が存在するために、ゲート電極から基板 へのp型不純物の拡散が抑制される。また、ゲート絶縁 膜とシリコン基板との界面には窒素高濃度層が存在しな いため、PMOSトランジスタの駆動能力やトランスコ ンダクタンスの劣化が回避される。

[0016]

【発明の実施の形態】以下、本発明の実施の形態につい て図面を参照して詳細に説明する。

【0017】本実施の形態は、図1に示したように半導 体基板例えばシリコン基板 1 1 上に表層に窒素高濃度層 12aを有するゲート絶縁膜12を形成したのち、この ゲート絶縁膜12上に多結晶シリコンからなりp型不純 物としてのホウ素がドープされたゲート電極13を作製 するものである。すなわち、窒素髙濃度層12aをゲー ト絶縁膜12中のゲート電極13との界面付近に形成す ることにより、窒化シリコンがホウ素原子の突き抜けを 抑制し、かつPMOSトランジスタの駆動能力およびト ランスコンダクタンスの劣化を抑制するものである。以 下、この構造の具体的な製造方法について説明する。

【0018】(第1の実施の形態)図2(a)~(d) は、本発明の第1の実施の形態に係る半導体装置の製造 方法を工程順に表すものである。ここでは、PMOSト ランジスタのゲート絶縁膜を形成する工程について説明

ン基板21の表面に例えばパイロジェニック酸化法によ り例えば膜厚4 n mのシリコン酸化膜(SiQ,)22を形成 する。なお、とのパイロジェニック酸化法は、酸化炉に 例えば酸素 (O,) と水素 (H,) とを2対1の割合で

供給し、例えば酸化温度を750℃に設定して酸化を行

【0020】次いで、図2(b)に示したように、シリ コン酸化膜22を酸窒化または窒化することによりシリ コン酸窒化膜23を形成する。シリコン酸化膜22の酸 窒化は一酸化二窒素(N,O),一酸化窒素(NO)ま たは二酸化窒素(NO、)ガスの雰囲気中で行い、ま た、窒化は窒化アンモニア(NH,)ガスからなる雰囲 気中において行う。例えば、NO雰囲気中では、温度は 例えば1000℃で、適宜の時間(例えば1分間)加熱 するものとする。なお、一酸化二窒素または一酸化窒素 のガス雰囲気中で酸窒化を行う場合には、窒化と同時に 酸化も進行しており、シリコン酸窒化膜23の膜厚は増 加する。

【0021】 このように酸窒化または窒化を行うと、窒 素原子はシリコン基板21とシリコン酸窒化膜23との 界面に偏析し、シリコン酸窒化膜23中の、シリコン基 板21との界面付近は濃度が例えば約10²¹ atms/cm³ の窒素高濃度層23aとなる。

【0022】続いて、シリコン酸窒化膜23を酸素(O ,) 雰囲気中において酸化 (再酸化) する。酸化の条件 は、例えば1000℃の温度で適宜の時間(例えば30 分間)加熱する。との再酸化処理により、図2(c)に 示したようにシリコン酸窒化膜23の膜厚が例えば8 n mに増加すると共に、シリコン基板21との界面にあっ 30 た窒素高濃度層23aがシリコン酸窒化膜23の中心部 へと相対的に移動する。すなわち、シリコン酸窒化膜2 3中のシリコン基板21との界面付近の窒素濃度が低下 する。なお、このような現象については、例えば「Rama I.Hegde, BikasMaiti, and Philip J.Tobin, J.Electroch em.Soc.,Vol.144(1997)1081」に報告がなされている。 【0023】そののち、例えば希フッ酸(0.5%フッ 化水素酸溶液)をエッチング液として例えば1分間、シ リコン酸窒化膜23のエッチングを行う。これにより図 2 (d) に示したように最表面に窒素高濃度層23aを 40 有するシリコン酸窒化膜23 (ゲート絶縁膜)が形成さ

[0024] とのように本実施の形態に係る半導体装置 の製造方法では、シリコン基板21上にパイロジェニッ ク酸化法などによりシリコン酸化膜22を形成したの ち、酸窒化処理,再酸化処理およびエッチングを行うと とにより、表面に窒素髙濃度層23aを有するシリコン 酸窒化膜23(ゲート絶縁膜)を形成することができ

[0025] (第2の実施の形態) 図3は、本発明の第 【0019】まず、図2(a)に示したように、シリコ 50 2の実施の形態に係る半導体装置の製造方法を工程順に

表すものである。ととでは、PMOSトランジスタを形 成する場合について説明する。

【0026】まず、図3(a)に示したように、表面に 例えば窒素がイオン注入されたN型のシリコン基板31 上にLOCOS(Local Oxidation of Silicon)法によ り選択的に素子分離酸化膜32を設けて素子分離を行 う。次いで、酸窒化処理を施すことにより、シリコン基 板31上の素子分離酸化膜32により囲まれた領域に例 えば膜厚4mmのシリコン酸窒化膜33を形成する。と のシリコン酸窒化膜33のシリコン基板31との界面付 10 近には窒素高濃度層33aが形成されることは第1の実 施の形態と同様である。シリコン基板31の酸窒化処理 は、一酸化二窒素 (N,O),一酸化窒素 (NO)また は二酸化窒素(NO,)ガスの雰囲気中で行い、温度は 例えば1050℃で、適宜の時間(例えば1分間)加熱 するものとする。

【0027】続いて、シリコン酸窒化膜33を酸素雰囲 気中において酸化する。酸化の条件は、例えば1000 *Cの温度で適宜の時間(例えば20分間)加熱する。 と のとき、シリコン酸窒化膜33の膜厚は酸化処理を施す 以前の約2倍(8nm)となり、図3(b)に示したよ うに、シリコン基板31とシリコン酸窒化膜33との界 面付近にあった窒素高濃度層33aはシリコン酸窒化膜 33の中心部へと移動する。この窒素高濃度層33aの 移動のメカニズムについても、第1の実施の形態におい て述べたものと同様である。

【0028】そののち、例えば希フッ酸(0.5%フッ 化水素酸溶液)をエッチング液として、例えば1分間、 シリコン酸窒化膜33の上層部分のエッチングを行う。 これにより図3(c)に示したように、最表面に窒素高 **濃度層33aを有するシリコン酸窒化膜33(ゲート絶** 縁膜)を形成することができる。ここで、0.5%フッ 化水素酸溶液によるシリコン酸化膜のエッチング速度は 約3nm/分であることから、この溶液をエッチング溶 液として1分間エッチングを行うと表面から約3nmの シリコン酸化膜を除去することができる。従って、膜厚 4 n mのシリコン酸窒化膜を酸化して膜厚8 n mのシリ コン酸窒化膜に成長させたのちエッチングを行った場合 には、窒素高濃度層33aがシリコン酸窒化膜33の表 面に露出することになる。

【0029】次いで、図4(a)に示したように、最表 層に窒素高濃度層33aを有するシリコン酸窒化膜33 上に、例えばCVD法により例えば膜厚200nmの多 結晶シリコン膜を成膜し、そののちフォトリソグラフィ ー技術と異方性エッチングとを用いて多結晶シリコン膜 を所定の形状にパターニングすることによりゲート電極 34を形成する。

【0030】続いて、ゲート電極34上に、層間絶縁膜 として例えばCVD法により例えば膜厚100nmのシ

ッチバック法により図4(b)に示したようにサイドウ ォール酸化膜35を形成する。

【0031】更に、不純物ガスとして二フッ化ホウ素を 用いてホウ素イオンを注入する。イオンは、例えばイオ ンビームを30keVの加速エネルギーで5×101% a tms/cm² 注入する。そののち、1000℃, 10秒程度 の高速熱アニール(RTA; Rapid Thermal Anneal)に より活性化を行い、図4 (c) に示したようにp型のソ ース領域36aおよびドレイン領域36b並びにp型ゲ ート電極37を形成してPMOSトランジスタを完成さ

[0032] 本実施の形態に係る半導体装置の製造方法 によれば、シリコン基板表面を酸窒化することによりシ リコン酸窒化膜を形成したのち、酸化処理およびエッチ ングを行うことにより、p型ゲート電極37との界面付 近に窒素高濃度層33aを有するゲート絶縁膜を備えた PMOSトランジスタを形成することができる。従っ て、p型ゲート電極37からシリコン基板31へのp型 不純物(ホウ素)の拡散が抑制される。また、ゲート絶 20 緑膜とシリコン基板31との界面には窒素高濃度層が存 在しないため、PMOSトランジスタの駆動能力やトラ ンスコンダクタンスの劣化を回避することができる。

[0033]以上、各実施の形態を挙げて本発明を説明 したが、本発明はこれらの実施の形態に限定されるもの ではなく、種々変形可能である。例えば、上記各実施の 形態においては、シリコン酸窒化膜の上層を除去する工 程において希フッ酸によるウェットエッチングを行うよ うにしたが、無水フッ酸を(HF)を含む雰囲気中にお いて気相洗浄を行ってもよく、またドライエッチングを 30 行うようにしてもよい。更に、上記実施の形態では、シ リコン酸化膜またはシリコン基板の酸窒化を一酸化二窒 素(N、O),一酸化窒素(NO)または二酸化窒素 (NO,) ガスの雰囲気中で行い、また、窒化を窒化ア ンモニア(NH、)ガスからなる雰囲気中において行う ようにしたが、これらのガスを含んだ混合ガスを用いて 酸窒化および窒化を行うようにしてもよい。

【0034】また、上記実施の形態では、エッチング時 間はエッチング速度から求めた時間を固定して行うよう にしたが、エッチング中に随時膜厚を光学的方法等によ 40 り検知し、所望の膜厚になったところでエッチングを終 了するようにしてもよい。更に、上記実施の形態におい て説明した酸化や再酸化の温度、雰囲気、膜厚等は例示 であり、本発明の主旨を逸脱しない範囲で適宜変更でき ることはいうまでもない。

[0035]

[発明の効果]以上説明したように本発明による半導体 装置の製造方法によれば、シリコン酸窒化膜を酸化する ことによりシリコン酸窒化膜を成長させた後、このシリ コン酸窒化膜の上層部分を除去することによりシリコン リコン酸化膜 (図示せず)を成膜し、そののち例えばエ 50 酸窒化膜内の窒素髙濃度層を表面に露出させるようにし

10

たので、これをゲート絶縁膜とし、このゲート絶縁膜上 にホウ素等のp型不純物がドープされたゲート電極を形 成した場合には、ゲート絶縁膜とゲート電極との界面近 傍のゲート絶縁膜側に窒素濃度の高い層が存在すること となる。従って、このゲート絶縁膜中の窒素濃度の高い 層によりゲート電極からのホウ素等の不純物原子の突き 抜けを抑制できるという効果を奏する。また、ゲート絶 縁膜とシリコン基板との界面には窒素濃度の高い層が形 成されないため、P型トランジスタの駆動能力やトラン スコンダクタンスが劣化するというような問題が生ずる 10 成される半導体装置の断面図である。 ことはない。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態に係る半導体装置の 製造方法により得られる構造の断面図である。

【図2】図1の構造を形成するための具体的な工程を説 明するための断面図である。

*【図3】本発明の第2の実施の形態に係るPMOSトラ ンジスタの製造工程を説明するための断面図である。

【図4】図3に続く工程を説明するための断面図であ

【図5】従来のゲート電極への窒素導入法によって形成 される半導体装置の断面図である。


【図6】従来の他のゲート電極への窒素導入法によって 形成される半導体装置の断面図である。

【図7】従来のゲート絶縁膜への窒素導入法によって形

【符号の説明】


11, 21, 31…シリコン、12…ゲート絶縁膜、1 2 a, 2 3 a, 3 3 a…窒素高濃度層、2 2 …シリコン 酸化膜、23,33…シリコン酸窒化膜、37…p型ゲ ート電極


201 基板




101 シリコン基板


【図3】









【図4】







This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.